CTO d'Intel : la capacité des wafers de pointe pourrait seulement doubler, l'IA plafonne

Le directeur technique d'Intel, Pushkar Ranade, a déclaré lors d'un entretien au podcast Dwarkesh que, même avec des financements suffisants, la production mondiale de wafers de pointe ne peut pas être multipliée par dix, et qu'un doublement constitue une limite supérieure plus réaliste, rapporte IT之家.

Interrogé sur la question de savoir si le monde dispose d'assez d'équipements pour multiplier par 10 la production de wafers de pointe, il a répondu que la hausse ne serait pas d'un facteur dix, mais pourrait être d'environ un facteur deux. Il a indiqué que cette limite provient de la capacité de l'ensemble de la chaîne d'approvisionnement des semi-conducteurs à croître de manière coordonnée, plutôt que d'un maillon isolé.

IT之家, citant un billet de blog, indique que Ranade a souligné que la puissance de calcul dédiée à l'IA a progressé d'environ trois fois par an au cours de la dernière décennie, mais que les équipements clés, les salles blanches et l'échelle des usines nécessaires aux puces avancées deviennent un nouveau plafond de capacité.

ASML fabrique moins de 100 machines de lithographie EUV par an et ne devrait probablement pas augmenter beaucoup ce volume d'ici la fin de la décennie, tandis qu'Intel, TSMC et des fabricants de mémoires comme SK Hynix se disputent ces équipements.

Ranade a expliqué que les équipements commandés aujourd'hui arrivent généralement environ 18 mois plus tard, ce qui signifie que les capacités ne pourraient se concrétiser que vers 2028. Les nouvelles usines ne produisent pas non plus automatiquement davantage de wafers, car l'offre d'équipements ne suit pas.

Pour augmenter la production globale, les fournisseurs d'équipements, leurs fournisseurs en amont et leurs sous-traitants de rang inférieur devraient tous ajouter des capacités en même temps, et des goulets d'étranglement dans les machines de lithographie, les composants clés, les matériaux, les équipements d'inspection ou la construction d'usines pourraient empêcher un bond important de la production de wafers avancés.